TTL電平與CMOS電平的區別
阿新 • • 發佈：2019-02-15
TTL電平訊號被利用的最多是因為通常資料表示採用二進位制規定，+5V等價於邏輯"1"，0V等價於邏輯"0"，這被稱做TTL（電晶體-電晶體邏輯電平）訊號系統，這是計算機處理器控制的裝置內部各部分之間通訊的標準技術。
TTL電平訊號對於計算機處理器控制的裝置內部的資料傳輸是很理想的，首先計算機處理器控制的裝置內部的資料傳輸對於電源的要求不高以及熱損耗也較低，另外TTL電平訊號直接與積體電路連線而不需要價格昂貴的線路驅動器以及接收器電路；再者，計算機處理器控制的裝置內部的資料傳輸是在高速下進行的，而TTL介面的操作恰能滿足這個要求。TTL型通訊大多數情況下，是採用並行資料傳輸方式，而並行資料傳輸對於超過10英尺的距離就不適合了。這是由於可靠性和成本兩面的原因。因為在並行介面中存在著偏相和不對稱的問題，這些問題對可靠性均有影響；另外對於並行資料傳輸，電纜以及聯結器的費用比起序列通訊方式來也要高一些。
什麼是TTL電平，什麼是CMOS電平，他們的區別
(一)TTL高電平3.6~5V，低電平0V~2.4V
CMOS電平Vcc可達到12V
CMOS電路輸出高電平約為0.9Vcc，而輸出低電平約為
0.1Vcc。
CMOS電路不使用的輸入端不能懸空，會造成邏輯混亂。
TTL電路不使用的輸入端懸空為高電平
另外，CMOS積體電路電源電壓可以在較大範圍內變化，因而對電源的要求不像TTL積體電路那樣嚴格。
用TTL電平他們就可以相容
(二)TTL電平是5V，CMOS電平一般是12V。
因為TTL電路電源電壓是5V，CMOS電路電源電壓一般是12V。
5V的電平不能觸發CMOS電路，12V的電平會損壞TTL電路，因此不能互相相容匹配。
(三)TTL電平標準
輸出 L： <0.8V ； H：>2.4V。
輸入 L： <1.2V ； H：>2.0V
TTL器件輸出低電平要小於0.8V，高電平要大於2.4V。輸入，低於1.2V就認為是0，高於2.0就認為是1。
CMOS電平：
輸出 L： <0.1*Vcc ； H：>0.9*Vcc。
輸入 L： <0.3*Vcc ； H：>0.7*Vcc.
一般微控制器、DSP、FPGA他們之間管教能否直接相連. 一般情況下，同電壓的是可以的，不過最好是要好好查查技術手冊上的VIL,VIH,VOL,VOH的值，看是否能夠匹配（VOL要小於VIL，VOH要大於VIH，是指一個連線當中的）。有些在一般應用中沒有問題，但是引數上就是有點不夠匹配，在某些情況下可能就不夠穩定，或者不同批次的器件就不能執行。
例如：74LS的器件的輸出，接入74HC的器件。在一般情況下都能好好執行，但是，在引數上卻是不匹配的，有些情況下就不能執行。
TTL與COMS電平使用區別
1、電平的上限和下限定義不一樣，CMOS具有更大的抗噪區域。
同是5伏供電的話，ttl一般是1.7V和3.5V的樣子，CMOS一般是
2.2V,2.9V的樣子，不準確，僅供參考。
2、電流驅動能力不一樣，ttl一般提供25毫安的驅動能力，而
CMOS一般在10毫安左右。
3、需要的電流輸入大小也不一樣，一般ttl需要2.5毫安左右，CMOS
幾乎不需要電流輸入。
4、很多器件都是相容ttl和CMOS的，datasheet會有說明。如果不考慮
速度和效能，一般器件可以互換。但是需要注意有時候負載效應可能
引起電路工作不正常，因為有些ttl電路需要下一級的輸入阻抗作為
負載才能正常工作。
TTL——Transistor-Transistor Logic
HTTL——High-speed TTL
LTTL——Low-power TTL
STTL——Schottky TTL
LSTTL——Low-power Schottky TTL
ASTTL——Advanced Schottky TTL
ALSTTL——Advanced Low-power Schottky TTL
FAST(F)——Fairchild Advanced schottky TTL
CMOS——Complementary metal-oxide-semiconductor
HC/HCT——High-speed CMOS Logic(HCT與TTL電平相容)
AC/ACT——Advanced CMOS Logic(ACT與TTL電平相容)（亦稱ACL）
AHC/AHCT——Advanced High-speed CMOS Logic(AHCT與TTL電平相容)
FCT——FACT擴充套件系列，與TTL電平相容
FACT——Fairchild Advanced CMOS Technology,其
1，TTL電平：
輸出高電平 〉2.4V 輸出低電平 〈0.4V
在室溫下，一般輸出高電平是3.5V 輸出低電平是0.2V。
最小輸入高電平和低電平
輸入高電平 〉=2.0V 輸入低電平 《=0.8V
它的噪聲容限是0.4V.
2,CMOS電平：
邏輯電平電壓接近於電源電壓，0邏輯電平接近於0V。而且具有很寬的噪聲容限。
3，電平轉換電路：
因為TTL和COMS的高低電平的值不一樣（ttl 5vcmos 3.3v），所以互相連線時需
要電平的轉換：就是用兩個電阻對電平分壓，沒有什麼高深的東西。
4，OC門，即集電極開路閘電路，OD門，即漏極開路閘電路，必須外界上拉電阻和電源才能
將開關電平作為高低電平用。否則它一般只作為開關大電壓和大電流負載，所以又叫做驅
動閘電路。
5，TTL和COMS電路比較：
1）TTL電路是電流控制器件，而coms電路是電壓控制器件。
2）TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。
COMS電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。
COMS電路本身的功耗與輸入訊號的脈衝頻率有關，頻率越高，晶片集越熱，這是正常
現象。
3）COMS電路的鎖定效應：
COMS電路由於輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增大
。這種效應就是鎖定效應。當產生鎖定效應時，COMS的內部電流能達到40mA以上，很容易
燒燬晶片。
防禦措施：
1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規定電壓。
2）晶片的電源輸入端加去耦電路，防止VDD端出現瞬間的高壓。
3）在VDD和外電源之間加線流電阻，即使有大的電流也不讓它進去。
4）當系統由幾個電源分別供電時，開關要按下列順序：開啟時，先開啟COMS電路得電
源，再開啟輸入訊號和負載的電源；關閉時，先關閉輸入訊號和負載的電源，再關閉COMS
電路的電源。
6，COMS電路的使用注意事項
1）COMS電路時電壓控制器件，它的輸入總抗很大，對干擾訊號的捕捉能力很強。所以
，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恆定的電平。
2）輸入端接低內組的訊號源時，要在輸入端和訊號源之間要串聯限流電阻，使輸入的
電流限制在1mA之內。
3）當接長訊號傳輸線時，在COMS電路端接匹配電阻。
4）當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為R=V0/1mA.V0是
外界電容上的電壓。
5）COMS的輸入電流超過1mA，就有可能燒壞COMS。
7，TTL閘電路中輸入端負載特性（輸入端帶電阻特殊情況的處理）：
1）懸空時相當於輸入端接高電平。因為這時可以看作是輸入端接一個無窮大的電阻。
2）在閘電路輸入端串聯10K電阻後再輸入低電平，輸入端出呈現的是高電平而不是低電
平。因為由TTL閘電路的輸入端負載特性可知，只有在輸入端接的串聯電阻小於910歐時，
它輸入來的低電平訊號才能被閘電路識別出來，串聯電阻再大的話輸入端就一直呈現高電
平。這個一定要注意。COMS閘電路就不用考慮這些了。
8，TTL電路有集電極開路OC門，MOS管也有和集電極對應的漏極開路的OD門，它的輸出就叫
做開漏輸出。
OC門在截止時有漏電流輸出，那就是漏電流，為什麼有漏電流呢？那是因為當三機管截
止的時候，它的基極電流約等於0，但是並不是真正的為0，經過三極體的集電極的電流也
就不是真正的0，而是約0。而這個就是漏電流。開漏輸出：OC門的輸出就是開漏輸出；OD
門的輸出也是開漏輸出。它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了
能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。OD門一般作為輸出緩衝/驅
動器、電平轉換器以及滿足吸收大負載電流的需要。
9，什麼叫做圖騰柱，它與開漏電路有什麼區別？
TTL積體電路中，輸出有接上拉三極體的輸出叫做圖騰柱輸出，沒有的叫做OC門。因為
TTL就是一個三級關，圖騰柱也就是兩個三級管推輓相連。所以推輓就是圖騰。一般圖騰式
輸出，高電平400UA，低電平8MA
1. TTL電路和CMOS電路的邏輯電平
VOH: 邏輯電平 1 的輸出電壓
VOL: 邏輯電平 0 的輸出電壓
VIH : 邏輯電平 1 的輸入電壓
VIH : 邏輯電平 0 的輸入電壓
TTL電路臨界值：
VOHmin = 2.4V VOLmax = 0.4V
VIHmin = 2.0V VILmax = 0.8V
CMOS電路臨界值（電源電壓為＋5V）
VOHmin = 4.99V VOLmax = 0.01V
VIHmin = 3.5V VILmax = 1.5V
2. TTL和CMOS的邏輯電平轉換
CMOS電平能驅動TTL電平
TTL電平不能驅動CMOS電平，需加上拉電阻。
3. 常用邏輯晶片特點
74LS系列： TTL 輸入: TTL 輸出: TTL
74HC系列： CMOS 輸入: CMOS 輸出: CMOS
74HCT系列： CMOS 輸入: TTL 輸出: CMOS
CD4000系列： CMOS 輸入: CMOS 輸出: CMOS
TTL電平訊號對於計算機處理器控制的裝置內部的資料傳輸是很理想的，首先計算機處理器控制的裝置內部的資料傳輸對於電源的要求不高以及熱損耗也較低，另外TTL電平訊號直接與積體電路連線而不需要價格昂貴的線路驅動器以及接收器電路；再者，計算機處理器控制的裝置內部的資料傳輸是在高速下進行的，而TTL介面的操作恰能滿足這個要求。TTL型通訊大多數情況下，是採用並行資料傳輸方式，而並行資料傳輸對於超過10英尺的距離就不適合了。這是由於可靠性和成本兩面的原因。因為在並行介面中存在著偏相和不對稱的問題，這些問題對可靠性均有影響；另外對於並行資料傳輸，電纜以及聯結器的費用比起序列通訊方式來也要高一些。
什麼是TTL電平，什麼是CMOS電平，他們的區別
(一)TTL高電平3.6~5V，低電平0V~2.4V
CMOS電平Vcc可達到12V
CMOS電路輸出高電平約為0.9Vcc，而輸出低電平約為
0.1Vcc。
CMOS電路不使用的輸入端不能懸空，會造成邏輯混亂。
TTL電路不使用的輸入端懸空為高電平
另外，CMOS積體電路電源電壓可以在較大範圍內變化，因而對電源的要求不像TTL積體電路那樣嚴格。
用TTL電平他們就可以相容
(二)TTL電平是5V，CMOS電平一般是12V。
因為TTL電路電源電壓是5V，CMOS電路電源電壓一般是12V。
5V的電平不能觸發CMOS電路，12V的電平會損壞TTL電路，因此不能互相相容匹配。
(三)TTL電平標準
輸出 L： <0.8V ； H：>2.4V。
輸入 L： <1.2V ； H：>2.0V
TTL器件輸出低電平要小於0.8V，高電平要大於2.4V。輸入，低於1.2V就認為是0，高於2.0就認為是1。
CMOS電平：
輸出 L： <0.1*Vcc ； H：>0.9*Vcc。
輸入 L： <0.3*Vcc ； H：>0.7*Vcc.
一般微控制器、DSP、FPGA他們之間管教能否直接相連. 一般情況下，同電壓的是可以的，不過最好是要好好查查技術手冊上的VIL,VIH,VOL,VOH的值，看是否能夠匹配（VOL要小於VIL，VOH要大於VIH，是指一個連線當中的）。有些在一般應用中沒有問題，但是引數上就是有點不夠匹配，在某些情況下可能就不夠穩定，或者不同批次的器件就不能執行。
例如：74LS的器件的輸出，接入74HC的器件。在一般情況下都能好好執行，但是，在引數上卻是不匹配的，有些情況下就不能執行。
TTL與COMS電平使用區別
1、電平的上限和下限定義不一樣，CMOS具有更大的抗噪區域。
同是5伏供電的話，ttl一般是1.7V和3.5V的樣子，CMOS一般是
2.2V,2.9V的樣子，不準確，僅供參考。
2、電流驅動能力不一樣，ttl一般提供25毫安的驅動能力，而
CMOS一般在10毫安左右。
3、需要的電流輸入大小也不一樣，一般ttl需要2.5毫安左右，CMOS
幾乎不需要電流輸入。
4、很多器件都是相容ttl和CMOS的，datasheet會有說明。如果不考慮
速度和效能，一般器件可以互換。但是需要注意有時候負載效應可能
引起電路工作不正常，因為有些ttl電路需要下一級的輸入阻抗作為
負載才能正常工作。
TTL——Transistor-Transistor Logic
HTTL——High-speed TTL
LTTL——Low-power TTL
STTL——Schottky TTL
LSTTL——Low-power Schottky TTL
ASTTL——Advanced Schottky TTL
ALSTTL——Advanced Low-power Schottky TTL
FAST(F)——Fairchild Advanced schottky TTL
CMOS——Complementary metal-oxide-semiconductor
HC/HCT——High-speed CMOS Logic(HCT與TTL電平相容)
AC/ACT——Advanced CMOS Logic(ACT與TTL電平相容)（亦稱ACL）
AHC/AHCT——Advanced High-speed CMOS Logic(AHCT與TTL電平相容)
FCT——FACT擴充套件系列，與TTL電平相容
FACT——Fairchild Advanced CMOS Technology,其
1，TTL電平：
輸出高電平 〉2.4V 輸出低電平 〈0.4V
在室溫下，一般輸出高電平是3.5V 輸出低電平是0.2V。
最小輸入高電平和低電平
輸入高電平 〉=2.0V 輸入低電平 《=0.8V
它的噪聲容限是0.4V.
2,CMOS電平：
邏輯電平電壓接近於電源電壓，0邏輯電平接近於0V。而且具有很寬的噪聲容限。
3，電平轉換電路：
因為TTL和COMS的高低電平的值不一樣（ttl 5vcmos 3.3v），所以互相連線時需
要電平的轉換：就是用兩個電阻對電平分壓，沒有什麼高深的東西。
4，OC門，即集電極開路閘電路，OD門，即漏極開路閘電路，必須外界上拉電阻和電源才能
將開關電平作為高低電平用。否則它一般只作為開關大電壓和大電流負載，所以又叫做驅
動閘電路。
5，TTL和COMS電路比較：
1）TTL電路是電流控制器件，而coms電路是電壓控制器件。
2）TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。
COMS電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。
COMS電路本身的功耗與輸入訊號的脈衝頻率有關，頻率越高，晶片集越熱，這是正常
現象。
3）COMS電路的鎖定效應：
COMS電路由於輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增大
。這種效應就是鎖定效應。當產生鎖定效應時，COMS的內部電流能達到40mA以上，很容易
燒燬晶片。
防禦措施：
1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規定電壓。
2）晶片的電源輸入端加去耦電路，防止VDD端出現瞬間的高壓。
3）在VDD和外電源之間加線流電阻，即使有大的電流也不讓它進去。
4）當系統由幾個電源分別供電時，開關要按下列順序：開啟時，先開啟COMS電路得電
源，再開啟輸入訊號和負載的電源；關閉時，先關閉輸入訊號和負載的電源，再關閉COMS
電路的電源。
6，COMS電路的使用注意事項
1）COMS電路時電壓控制器件，它的輸入總抗很大，對干擾訊號的捕捉能力很強。所以
，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恆定的電平。
2）輸入端接低內組的訊號源時，要在輸入端和訊號源之間要串聯限流電阻，使輸入的
電流限制在1mA之內。
3）當接長訊號傳輸線時，在COMS電路端接匹配電阻。
4）當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為R=V0/1mA.V0是
外界電容上的電壓。
5）COMS的輸入電流超過1mA，就有可能燒壞COMS。
7，TTL閘電路中輸入端負載特性（輸入端帶電阻特殊情況的處理）：
1）懸空時相當於輸入端接高電平。因為這時可以看作是輸入端接一個無窮大的電阻。
2）在閘電路輸入端串聯10K電阻後再輸入低電平，輸入端出呈現的是高電平而不是低電
平。因為由TTL閘電路的輸入端負載特性可知，只有在輸入端接的串聯電阻小於910歐時，
它輸入來的低電平訊號才能被閘電路識別出來，串聯電阻再大的話輸入端就一直呈現高電
平。這個一定要注意。COMS閘電路就不用考慮這些了。
8，TTL電路有集電極開路OC門，MOS管也有和集電極對應的漏極開路的OD門，它的輸出就叫
做開漏輸出。
OC門在截止時有漏電流輸出，那就是漏電流，為什麼有漏電流呢？那是因為當三機管截
止的時候，它的基極電流約等於0，但是並不是真正的為0，經過三極體的集電極的電流也
就不是真正的0，而是約0。而這個就是漏電流。開漏輸出：OC門的輸出就是開漏輸出；OD
門的輸出也是開漏輸出。它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了
能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。OD門一般作為輸出緩衝/驅
動器、電平轉換器以及滿足吸收大負載電流的需要。
9，什麼叫做圖騰柱，它與開漏電路有什麼區別？
TTL積體電路中，輸出有接上拉三極體的輸出叫做圖騰柱輸出，沒有的叫做OC門。因為
TTL就是一個三級關，圖騰柱也就是兩個三級管推輓相連。所以推輓就是圖騰。一般圖騰式
輸出，高電平400UA，低電平8MA
1. TTL電路和CMOS電路的邏輯電平
VOH: 邏輯電平 1 的輸出電壓
VOL: 邏輯電平 0 的輸出電壓
VIH : 邏輯電平 1 的輸入電壓
VIH : 邏輯電平 0 的輸入電壓
TTL電路臨界值：
VOHmin = 2.4V VOLmax = 0.4V
VIHmin = 2.0V VILmax = 0.8V
CMOS電路臨界值（電源電壓為＋5V）
VOHmin = 4.99V VOLmax = 0.01V
VIHmin = 3.5V VILmax = 1.5V
2. TTL和CMOS的邏輯電平轉換
CMOS電平能驅動TTL電平
TTL電平不能驅動CMOS電平，需加上拉電阻。
3. 常用邏輯晶片特點
74LS系列： TTL 輸入: TTL 輸出: TTL
74HC系列： CMOS 輸入: CMOS 輸出: CMOS
74HCT系列： CMOS 輸入: TTL 輸出: CMOS
CD4000系列： CMOS 輸入: CMOS 輸出: CMOS