本次除錯的工作主要是嘗試視訊標準行場同步訊號轉AXI4 Stream再轉行場資料訊號輸出。除錯的目的在於Xilinx官方好多關於影象處理的Example，其中的視訊流格式都是AXI4格式的，故學習一下。

        下圖為本測試工程Block設計圖。其中Constant0的輸出固定值0，Constant1輸出固定值1。clk_wiz模組沒使用到，因為測試檔案已經寫好了，這邊就懶得刪除了。工程的輸入的是標準的1920×[email protected]的視訊流，時鐘頻率為148.5Mhz。

        下圖為部分訊號的模擬測試圖。 模擬到第10副影象的時候，AXI4-Stream to Video Out模組locked訊號被拉高。

        大概模擬到第3副圖的時候，v_tc模組輸出時序。不知道是不是IP核的設定導致的，後續再驗證一下。