查詢表用作組合邏輯單元
更多精彩內容，請微信搜尋“FPGAer俱樂部”關注我們。
查詢表的一個重要功能是用作邏輯函式發生器。本質上，邏輯函式發生器儲存的是真值表（Truth Table）的內容，而真值表則是通過布林表示式獲得的。在Vivado中，開啟網表文件，選中相應的LUT，可在屬性視窗中檢視真值表。從邏輯電路的角度看，查詢表是構成組合邏輯電路的重要單元，正因此，也成為時序路徑中影響邏輯級數的重要因素。瞭解常規邏輯電路的邏輯級數對於設計初期的時序評估是很有必要的。
以加法器為例，相應的RTL程式碼如下圖所示。
對於16-bit有符號加法運算，其邏輯級數為3，如下圖所示。
對於32-bit有符號加法運算，其邏輯級數為6，如下圖所示。
對於48-bit有符號加法運算，其邏輯級數為8，如下圖所示。
此外，1個LUT6可以實現4選1的資料選擇器（MUX），同時LUT6可以與SLICE中的F7MUX、F8MUX、F9MUX等一起構成更大MUX。對於8選1的MUX，相應的RTL程式碼如下圖所示，其邏輯級數為2（1個LUT+1個F7MUX）；對於16選1的MUX，其邏輯級數為3（1個LUT+1個F7MUX+1個F8MUX）；而32選1的MUX可在一個SLICE（針對UltraScale和UltraScale Plus晶片）中實現，消耗8個LUT6，4個F7MUX，2個F8MUX和1個F9MUX，因此，邏輯級數為4（1個LUT+1個F7MUX+1個F8MUX+1個F9MUX）。
另一種常見運算是關係運算。相應的RTL程式碼如下圖所示。當資料位寬為8-bit或16-bit時，對應的邏輯級數為2；當資料位寬為32-bit時，對應的邏輯級數為3。
結論：
本文轉載自：http://xilinx.eetrend.com/news/12746，如涉及侵權，請私信小編刪除。
============華 麗 的 分 割 線============
想加入我們FPGA學習交流群嗎？可以長按或掃描以下二維碼，稽核通過後我們邀請您加入。
這些微信群旨在打造一個提供給FPGA工程開發人員及興趣愛好者（統稱“FPGAer”）進行技術交流、答疑解惑和學習的平臺。而且我們也將會通過網路舉辦
瞭解更多FPGA知識可以長按或掃描以下二維碼關注“FPGAer俱樂部”。