在 2021 年國際固態電路會議（ISSCC）的開幕演講中，臺積電董事長劉德音以《揭祕創新未來》為主題，談及許多引領晶片發展的創新技術。

半導體創新是驅動現代科技進步的關鍵。劉德音認為，半導體制程微縮腳步並未減緩，積體電路的電晶體密度、效能和功耗仍在持續進步，理想情況下，硬體創新應像編寫軟體程式碼一樣容易。

劉德音不僅透露了臺積電先進 3nm 工藝的研發進度提前，而且討論了包括 EUV、新電晶體、新材料、晶片封裝、小晶片、系統架構等一系列通向未來的突破性半導體技術。在這些技術驅動下，晶片工藝節點路線圖能保持每兩年大約 2 倍的能效效能提升。

芯東西對此次演講的重點資訊進行系統梳理，全文如下：

一、7nm：半導體史上的重要分水嶺

劉德音在演講中說，從 2018 年開始量產的 7nm 邏輯技術是半導體史上的一個分水嶺，標誌著當時世界上最先進的半導體技術首次被所有半導體公司廣泛使用。

這一分水嶺時刻帶來了跨廣泛應用領域的變革產品，包括 5G 晶片、GPU、網路、遊戲和汽車。

例如，AMD EYPC Gen2 處理器結合了新的晶片架構和 7nm 技術，為資料中心提供了創紀錄的低功耗高效能運算。與上一代相比，其 7nm 晶片效能提高了 2 倍以上，或功耗降低 50%。

採用 7nm 工藝的 NVIDIA A100 AI 加速器，其效能提升 20 倍甚至更多，效果更加顯著。這種創新的資料中心解決方案可以大幅降低總擁有成本，佔用空間更小，並提供更高效的計算。

如今臺積電 7nm 技術已應用於市場上超過 150 種產品。截至去年 8 月 20 日，臺積電 7nm 晶片出貨量突破 10 億大關，足夠覆蓋 13 個曼哈頓城市街區。

“這是技術應用民主化的趨勢，我們將繼續穩步推進晶片級擴充套件、EUV 增強，以及各種器件增強技術，如高遷移率溝道。”劉德音說。

二、3nm：臺積電進度超預期

劉德音特別提到，或許有人認為晶片技術的進步正在放緩，但臺積電的產品資料顯示，在相同速度或速度增益、相同的功耗和邏輯密度下，功耗降低的速度保持不變。

據他透露，臺積電 3nm 進展順利，甚至比預期進度超前一些。

臺積電此前公開資料顯示，與目前最先進的商用 5nm 晶片相比，3nm 晶片的邏輯密度將提高 75%，效率提高 15%，功耗降低 30%。

其 3nm 晶片將於今年晚些時候試產，預計將在 2022 年下半年開始商業化生產。

劉德音說，產學界一直密切合作，通過創新的電晶體結構、新材料、新系統架構和 3D 封裝等技術來維繫超越 3nm 的技術進步。

下面，讓我們來看看其中的一些創新。

三、EUV：電源功率提高至 350W

光刻技術是推動電晶體密度提升的關鍵技術。近年來，極紫外（EUV）光刻技術的創新突破了 193nm 浸入式光刻技術的解析度瓶頸。

相比採用多重圖案化、多次曝光方式，EUV 光刻技術能使用較少層數的光罩，提供了更高的圖案保真度，並減少了過程複雜性和缺陷率，從而縮短週期時間、提高生產效率。

可以公平地說，隨著 EUV 光刻技術的引入，解析度將不再像過去那樣限制裝置技術。相反，光刻吞吐量及其他半導體挑戰上升為熱門話題。

如何抵消 EUV 能耗的增加，並將模式的總成本降低到與可控模式相當甚至更低的水平，是至關重要的。

EUV 吞吐量的一個關鍵指標是電源功率。一個 EUV 光束髮出後，只有不到 2% 的光線能保留下來，要降低成本，則需要光源足夠強，中心焦點功率達到 250W。

而據劉德音透露，臺積電 EUV 光源技術穩步發展，現在其電源功率已達到 350W，可支援 5nm 晶片量產，併為 3nm、2nm 的發展鋪平了道路。

四、電晶體：5nm 引入新材料，2nm 轉向 GAA

隨著時間推移，光刻成本逐漸降低，新的電晶體結構和新材料也出現一些重大突破。

出於量產考慮，臺積電在 5nm 和 3nm 節點均採用鰭式場效應電晶體（FinFET）結構，但在材料上有所創新。

臺積電在 5nm 節點引入一種高遷移率溝道（high mobility channel，HMC）電晶體，將鍺整合到電晶體的鰭片（Fin）中，而導線也利用鈷與釕材料來持續挑戰物理極限。

在 3nm 製程之後，臺積電將在其 2nm 製程中採用更復雜的環繞柵極電晶體（gate-all-around，GAA）的奈米片（nanosheet）結構，提供相較 FinFET 更強的載流能力，持續優化晶片效能和功耗。

與前幾代技術相比，奈米片電晶體實現了減少漏端引入的勢壘降低（DIBL 效應）和更好的亞閾值擺幅（subthreshold swing），以提高電路效能，為 SRAM 帶來更低的供電電壓，可提供 0.46V 的可靠快取操作。

隨著晶片上快取的需求越來越高，能將耗電降低到 0.5V 以下，將有助於改善晶片的整體功耗。

臺積電已宣佈將在中國臺灣地區新竹建立一家晶圓廠，生產 2nm 晶片，但該公司尚未公佈 2nm 製程的確切研發時間表。

五、DTCO：提升電晶體密度新思路

在過去幾代技術中，臺積電採用了設計 - 技術協同優化（Design & Technology Co-Optimization，DTCO）的概念，或者將 DTCO 與固有縮放相結合的方法，來實現所需的邏輯密度和降低成本。

DTCO 將原本各自孤立的設計與製造思維轉為一種合作體制，能維持每一節點邏輯密度穩步提升 1.8 倍，晶片尺寸縮小 35% 至 40%。這種模式為系統級晶片（SoC）設計的重要領域帶來進展。

劉德音預計 DTCO 的貢獻將在今後的說明中繼續增加。

六、新材料：低維材料取得重大突破

臺積電也在尋找新的領域繼續進軍。我們在許多技術領域看到了有前途的研究。例如，低維材料，包括六方氮化硼（hexagonal boron nitride，hBN）等 2D 層狀材料，在前端和後端都有很多機會。

據劉德音瞭解，低維材料近年來已經取得了重大突破。例如，臺積電與多家學術團隊合作成功地在 2 英寸晶圓襯底上外延生長單晶六方氮化硼（hBN）單層薄膜。這項研究發表在 2020 年 3 月的國際學術期刊《自然》上。

碳奈米管（CNT）也是未來電晶體的潛在候選者之一。臺積電兩個月前在 IEDM 上發表的一篇論文展示了其在碳奈米管溝道上的突破。臺積電研發了獨特的工藝流程來為碳奈米管提供 high-K 電介質等效柵極氧化物，適合於 10nm 柵極長度的電晶體。

此外，還有銅、矽鍺、半氧化物及更多的新型材料將被引入晶體管制造，且並不侷限於前端裝置。

七、小晶片：面向特定領域的更優方案

先進的電晶體技術不僅提高效能和能效，而且還提供了必要的空間來增加功能，並在架構、應用和軟體方面進行創新。

特定領域的 GPU 架構和應用處理器需要額外的電晶體來執行專門的功能。今天，最先進的單顆 GPU 有超過 500 億個電晶體。

在系統層面，臺積電的 InFo、CoWoS、SoIC 技術等多種解決方案，為封裝系統的電晶體數量增加至 3000 億開闢了道路。

劉德音不打算詳細介紹臺積電的 3DFabric 技術是如何工作的。他想指出的是，晶片業已不再只關注單個晶片，而是開始將單個晶片整合到系統中。這也被稱之為小晶片（chiplet）。

最近小晶片已經成為一個非常熱門的話題。劉德音說，在小晶片變得 “很酷”之前，就已經有很多人投入相關研發。

SoC 不再是唯一的最佳系統，多個小晶片封裝在一起將發揮越來越重要的作用。這些小晶片可以在各自技術方面實現最優化，從而提高效能、能效、密度、成本和功能。

這可以概念化為特定領域技術（domain specific technology）的方法。特定領域的技術根據應用的特性，以適當的成本為封裝系統提供適當的效能水平。

八、系統整合：I/O 密度增長 10000 倍成為可能

劉德音強調 3D 系統結構是讓技術朝著正確方向發展的關鍵推手。臺積電 SoIC 的最新進展包括 3DFabric，該技術可將多個晶片堆疊封裝在一起。

下圖展示了一個通過臺積電 SoIC 和低溫鍵合將 12 個裸晶堆疊的例子，總厚度不到 600μm，右側是該 12 層堆疊 SoIC 的 X 光影像。

“看看這完美的排列……”劉德音在展示 3D 堆疊結構的 X 光影像感嘆道。

這裡，增加晶片之間的 I/O 密度是增加峰值頻寬和減少傳輸能耗的關鍵。

今天的計算系統面臨著頻寬不足的問題。最近的資料顯示，峰值吞吐量平均每兩年增長 1.8 倍，而峰值頻寬每兩年增長僅約 1.6 倍。

顯然，頻寬不足的問題仍然存在。最有效的規範是增加 I/O 數量，幸運的是，I/O 互連密度還有很大的發展空間。

在過去的 10 年裡，晶片互連密度快速發展，通過使用 SoIC 及其未來的擴充套件，包括單片三維整合、系統整合封裝，密度有可能再提高 10000 倍。

為了提高系統吞吐量，我們需要更多的電晶體、更多的記憶體，以及電晶體和儲存器之間更多的互連。

另一方面，記憶體從一端到另一端在系統堆疊中進行了優化，以提高能效。

劉德音僅展示了從封裝到單片 3D 整合技術來實現這一點的幾個例子，可以看到，這些技術越來越多地融合在一起。

片上儲存也使存內計算成為一種新的計算方式，無論各種技術方法有何不同，能效都是最重要的計算目標。

為了滿足高效能運算對記憶體頻寬及移動應用對低功耗記憶體訪問的需求，降低記憶體訪問帶來的能耗也將是核心優化方向。

臺積電認為需要用高階封裝技術將邏輯晶片和記憶體晶片整合方面進行創新，還需解決散熱問題，為未來高密度整合晶片開發熱解決方案。

結語：先進技術走向民主化

總之，在過去的 15 年裡，晶片行業已經交付了新的效能水平、更低功耗的計算，實現了每兩年大約 2 倍的能效、效能提升。

劉德音說，目前正大規模生產的臺積電最新 5nm 技術、3nm 技術節點均在實現同樣節奏的進步。

隨著晶片產學界繼續合作，在包括材料、裝置、電路設計、系統封裝、架構設計在內的多種創新驅動下，這種趨勢正延續向未來。

歷史已經證明，技術一開始掌握在少數人手中，但最終其成果將由大多數人享用。他認為培育一個廣泛的設計生態系統是非常重要的，它可以降低進入門檻，釋放出大量的創新。

“理想情況下，硬體創新應該像編寫軟體程式碼一樣容易。當這種情況發生時，我們將看到應用程式和系統設計的又一次復興。我們才剛剛開始。”劉德音說。