1. 程式人生 > 資訊 >臺積電:3nm 工藝相比 5nm 密度提升 1.7 倍,功耗降低 25-30%

臺積電:3nm 工藝相比 5nm 密度提升 1.7 倍,功耗降低 25-30%

12 月 25 日訊息,根據芯智訊報道,中國積體電路設計業 2021 年會暨無錫積體電路產業創新發展高峰論壇於 12 月 22 日舉辦。臺積電(南京)有限公司總經理羅鎮球做了主題為《半導體產業的新時代》的主題演講。

羅鎮球宣佈,雖然有很多人說摩爾定律在減速或者在逐漸消失,可事實上臺積電正在用新工藝證明了摩爾定律仍在持續往前推進。臺積電的 7nm 工藝是在 2018 年推出的,5nm 在 2020 年推出,在 2022 年會如期推出 3nm 工藝,而且 2nm 工藝也在順利研發

根據臺積電展示的路線圖,從 5nm 工藝至 3nm,電晶體邏輯密度可以提升 1.7 倍,效能提升 11%,同等效能下功耗可以降低 25%-30%

如何在未來實現電晶體的進一步微縮,羅鎮球透露了兩個方向:

1、改變電晶體的結構:三星將在 3nm 製程採用全新的“環繞柵極電晶體”(GAA)結構,而臺積電 3nm 依舊採用鰭式場效電晶體(FinFET)結構。不過,臺積電研發 Nanosheet / Nanowire 的電晶體結構(類似 GAA)超過 15 年,已經達到非常紮實的效能。

2、改變電晶體的材料:可以使用二維材料做電晶體。這會使得功耗控制得更好,而且效能會更強。

瞭解到,羅鎮球還表示未來將運用 3D 封裝技術來提高晶片的效能,降低成本。目前,臺積電已經將先進封裝相關技術整合為“3DFabric”平臺。

除此之外,臺積電還將在 ADAS 和智慧數字駕駛艙的汽車晶片應用 5nm 工藝平臺“N5A”,預計將在 2022 年第三季度推出,能夠符合 AEC-Q100、ISO26262、IATF16949 等汽車工藝標準。