差分晶振近年來逐漸出現在我們的視線中，以及越來越多的電子工程師會更青睞差分晶振。隨著資訊化的發展，差分晶振高效能、低功耗、低噪聲的優點，使其成為很多設計適合的方案。但仍有不少電子工程師對差分晶振選型上存在誤區以及盲點。差分晶振與常規晶振不同，差分晶振有不同的輸出訊號，LVPECL，LVDS，HCSL是差分晶振通用的輸出訊號，其中前兩者較長被應用於各大差分系統中，那麼兩者有什麼區別嗎，在電路工作原理上又有著怎樣的差異呢？瑞泰電子資深工程師郭工帶領各位認識LVPECL與LVDS的電路認識。

 LVPECL即Low Voltage PosiTIve Emitter-Couple Logic，也就是低壓正發射極耦合邏輯，使用3.3V或2.5V電源。想要了解LVPECL電路，我們要首先認知PECL電路。PECL即PosiTIve Emitter-Couple Logic，也就是正發射極耦合邏輯的意思，使用5.0V電源。PECL 是由ECL 演變而來的，ECL 即Emitter-Couple Logic，也就是發射極耦合邏輯。該電路是一種非飽和型的數字邏輯電路，電路內電晶體工作線上性區或截止區，速度不受少數載流子的儲存時間的限制，所以它是現有各種邏輯電路中速度最快的一種， 能滿足高達10Gbps工作速率。ECL 有兩個供電電壓VCC和VEE。當VEE接地時，VCC接正電壓時，這時的邏輯稱為PECL；當VCC 接地時，VEE接負電壓時，這時的邏輯成為NECL，VEE一般接-5.2V電源；一般狹義的ECL 就是指NECL。由於PECL/LVPECL可以和系統內其他電路共用一個正電源供電，所以PECL/ LVPECL相對於ECL應用更為廣泛。起初的PECL器件是將VCC接+5V，後來為了直接利用廣泛使用的3.3V和2.5V電壓，出現了VCC=3.3V/2.5V的LVPECL（Low Voltage PECL）。

 LVDS（Low Voltage Differential Signaling)它是一種低擺幅的差分訊號技術，它使得訊號能夠在差分PCB 線對或平衡電纜上以幾百的Mbps 的速率傳輸，其低壓幅以及低電流驅動輸出實現了低噪聲以及低功耗。LVDS（Low Voltage Differential Signaling）是一種小振幅差分訊號技術，LVDS訊號傳輸一般由三部分組成：差分訊號傳送器，差分訊號互聯器，差分訊號接收器。