上一篇博文介紹了GTX的傳送端，這一篇將介紹GTX的RX接收端，GTX RX接收端的結構和TX傳送端類似，資料流方向相反，不過和傳送端也有一些區別，GTX的RX接收端結構圖如圖1所示：

圖1

    下面將根據資料流方向介紹一下RX接收端各個電路部分的功能。

RX Equalizer (DFE and LPM)：RX訊號從AFE（模擬前端）進來之後，首先經過RX均衡器，均衡器的主要作用是用於補償訊號在通道傳輸過程中的高頻損失，因為通道是頻寬受限的，所以訊號經過它必將造成衰減甚至遭到破壞。

       RX接收端的均衡器有兩種，分別是LPM和DFE，兩者功耗和效能有所不同，其中

RX CDR：RX的時鐘資料恢復電路是圖1的綠色圓圈部分，因為GTX傳輸不帶隨路時鐘，因此在接收端必須自己做時鐘恢復和資料恢復，時鐘資料恢復電路如圖2所示：

圖2

    具體過程如圖2所示，首先外部資料進來之後經過均衡器，緊接著均衡器出來的資料就進入時鐘資料恢復電路。GTX使用相位旋轉CDR結構，從DFE進來的資料分別被邊緣取樣器和資料取樣器捕獲，然後CDR狀態機根據兩者決定資料流的相位並反饋控制相位內插器（PI），當資料取樣器的位置位於眼圖中央的時候邊緣取樣器鎖定到資料流的傳輸域。其中

RX Fabric Clock Output Control：RX接收端的時鐘結構和TX傳送端的很類似，如圖3所示，圖中紅色方框的CDR部分是和TX端最大的區別。

圖3

    和TX傳送端一樣，RX接收端的時鐘結構也主要分為序列時鐘分頻器和並行時鐘分頻器，D分頻器是序列時鐘分頻器，用於降低PLL時鐘速率以支援較低的線速率，後面的並時鍾分頻器主要根據設定的位寬和是否使用8b/10b生成不同的並行資料時鐘。

RX Polarity Control：和TX傳送端一樣，RX接收端也擁有極性控制功能，可用於實現資料翻轉，在

RX Pattern Checker：GTX包含一個內嵌的PRBS檢查器，如圖4所示，有四種不同的偽隨機序列生成器可以選擇，檢查器是自同步的，且工作在邊界對齊和解碼之前，這個功能可以用來測試訊號的完整性。

圖4

RX Byte and Word Alignment：序列資料在被並行化之前，比如找到一個合適的特徵邊界，這個特徵邊界或者字元邊界是由TX傳送端傳送的一個可識別序列，通常稱為識別符號（comma）或者K碼，接收端在到來的資料中搜索這個識別符號，當找到這個識別符號之後，後面接收的資料都已這個識別符號為邊界進行並行化，其工作原理如圖5所示。

圖5

    如圖5所示，當在序列資料中搜索到comma之後（紅色方框），後面的資料都已此為邊界對齊資料。

RX 8B/10B Decoder：如果傳送端傳送的資料是8B/10B編碼的，那麼在接收端就需要8B/10B解碼，否則的話可以旁路，這一功能在TX傳送端介紹時有說明，這裡就不再做介紹。

RX Elastic Buffer：RX接收端彈性緩衝器是一個重要的功能，和TX接收端緩衝相比，RX多出了一個“彈性”屬性，意味著和TX傳送端相比，RX彈性緩衝器有更多的功能（RX時鐘糾正和RX通道繫結）。RX彈性緩衝器在RX接收端的位置如圖6綠色方框所示。

圖6

    從圖6可以知道，RX接收端PCS子層主要有兩個時鐘域，分別是XCLK和RXUSRCLK時鐘域，RX彈性緩衝器功能主要用來匹配兩個時鐘相位差。

    如果旁路掉這個RX彈性緩衝器，那麼為了保證資料的穩定接收，需要滿足一定的條件，首先需要一個相位對齊電路處理SIPO電路時鐘和XCLK時鐘的相位差，其次XCLK需要配置成RXUSRCLK時鐘，保證XCLK和RXUSRCLK同一個時鐘域，不存在相位差。

RX Clock Correction：RX彈性緩衝器的“彈性”反映在可以通過時鐘糾正來調整XCLK和RXUSRCLK的頻率差。對於RX接收端來說，即便XCLK和RXUSRCLK執行在同一個時鐘頻率，但往往存在一定的差異，這種差異很容易導致RX彈性緩衝器寫滿或者讀空，時鐘糾正功能應運而生。時鐘糾正功能如圖7所示。

圖7

    通俗的講，在TX傳送端的時候，我們會定期的傳送K碼用於保證接收端邊界對齊，在RX彈性緩衝器裡面資料不足的時候，接收到的K碼資料將被複制寫入RX彈性緩衝器，以保持RX彈性緩衝器處於半滿。當RX彈性緩衝器資料過多的時候，接收到的K碼資料將被捨棄不寫入RX彈性緩衝器，以保持RX彈性緩衝器處於半滿。

    RX Channel Bonding：通道繫結功能同樣體現RX彈性緩衝器的“彈性”之處，對於像PCIE和SRIO等協議，可以支援多lane傳輸來提高傳輸總頻寬。因為傳輸通道的原因，TX傳送端同一時刻傳送的資料在RX接收端不能被所有的lane同一時刻接收，每一個lane接收存在時間差，那麼在恢復資料的時候就要重新對齊，因此需要在RX接收端執行通道繫結功能。

         為了實現這個功能，TX傳送端在傳送的資料流中加入一個同樣的通道繫結序列，子啊RX接收端根據每一個lane檢測到的通道繫結序列在各自的RX彈性緩衝器做相應的調整和延遲，最終使得各個lane的資料不存在偏移，在FPGA RX Interface的輸出能和TX傳送端傳送的資料一樣，功能如圖8所示，左邊是未對齊資料，右邊是對齊的資料。

圖8

FPGA RX Interface：使用者通過FPGA RX Interface接收資料，和TX傳送端相似，在RXUSRCLK2的上升沿接收資料（TX傳送端是在TXUSRCLK2上升沿傳送資料），該使用者埠可以設定成16/20/32/40/64/80bit位寬，RXUSRCLK2的速率由RX線速率、RXDATA位寬和8B/10B是否使能決定。具體埠如表1所示，和TX相似，就不再描述。

表1

    到這裡，RX接收端就介紹完畢，下一篇部落格將介紹7-Series Transceivers IP如何使用。

下一篇：Xilinx-7Series-FPGA高速收發器使用學習—Transceivers IP使用

作者QQ：799536339

歡迎互相交流學習。