在外行人眼裡，工程師是一個死板、墨守成規、不會思變的工種。其實不然。

一、在工程上經常會遇到那些與設計無關的、但是或多或少能影響到工程效率的東西，要想提高效率，就要靈活運用你的工程思維。

下面舉幾個例子：

1、一個板子上有多組電源，5V、3.3V、2.5V，而且都是LDO。這時，在功率允許的範圍下，在每個LDO的輸入和輸出都加2個去耦電容（如104和10uF），就可以了，這個設計本身是沒問題的。

但是，在維修、除錯的時候，就很不方便了。因為三組電源都是並聯的，也就是說，與這三組電源相關的支路，有一條短路了，那麼排查故障是很困難的。

所以在這三組電源中間，都串上0R或者電感，這時，排查就很容易了，只要剔掉0R或者電感，就很容易定位，哪一組電源出問題了。

拆焊個電阻很容易，但是拆焊個晶片就花點時間了，所以串電阻、電感可以提高工程效率。

2、兩塊MCU（QFP封裝）之間串列埠通訊，而且做成了PCB板，除錯的時候，不知道串列埠有無正常傳送資料，只能用示波器去測MCU的管腳。這時，相當麻煩，因為管腳間距很小。

這裡就要加上測試點，也就是連線在導線上的，一個裸銅的點，像焊盤一樣的。這樣，用示波器測，就很容易了，根本不用擔心探頭把MCU相鄰的管腳短路，或者探頭點不中管腳等棘手問題。

在什麼地方加測試點，是要靠點經驗的，也就是在設計前期就得考慮到除錯的問題，如，ADC的輸入、時鐘、序列匯流排、GND（測紋波時接地環接地用的）、以及不確定的訊號線等。

3、FPGA連線著幾個按鍵，而FPGA可以設定內部上拉電阻，這時，要不要外接上拉電阻？

這裡建議外接上拉。因為寫程式碼的工程師不一定會細心看你的電路圖，甚至他幾乎不懂硬體，所以加上去，以防IO口被燒掉。

上拉電阻最好還是外接，如IIC、SPI、UART等，還有按鍵、旋鈕，在PCB上面要預留上拉。等程式碼確定好，用內部上拉沒問題了，生產的時候，可以改BOM去掉上拉，以降低成本。

4、在設計前期時，方案還不確定，可以用DAC晶片輸出模擬訊號，也可以用MCU的PWM+大電容來模擬DAC，怎麼辦？

直接在PCB上面，同時畫上這兩個電路。因為在同一個PCB上面，焊不同的元件，就可以有不同的電路，是相當靈活的。

還有，如果板子上面，不確定用哪種SD卡（有大有小，封裝不同），這樣就直接把這幾種封裝做在一起，PCB上布好線，需要什麼卡，就焊什麼座子，而且只焊一個座子。

二、那麼，什麼是產品思維？

也舉幾個例子：

1、相容性原則。

最容易見到的，就是WINDOWS系統了，它要做到向後相容，WIN7能用的軟體，WIN8也能用；WIN8能用的，WIN10也能用。但是一般不能向前相容，這是很顯然的。

2、儘量提高生產效率。

拼2張板的效率，顯然比不上拼4張板。這是由貼片機決定的，所以在PCB面積允許的範圍內，儘量多拼幾板。產品生產的越快，使用者就花越短的時間買到產品。相信沒貨的情況大家也遇到過，要等，相當不爽。

3、多聽聽使用者的意見。

剛上市的產品，一般也是問題多多的，只有不斷地由使用者來引導工程師去改良產品，這樣，多迭代幾次，產品就更趨向於成熟，使用者體驗就更完美了。