9 月 16 日，展銳“UP・2021 展銳線上生態峰會”正式舉行。在上午舉行的高峰論壇上，臺積電中國區業務發展副總經理陳平博士發表了題為《先進工藝助力 5G 發展》的演講，分享了先進工藝發展趨勢，並強調 3D 系統整合將成為先進工藝的重要組成部分。

2020 年以來，包括手機通訊、AI、雲端計算等先進技術已全面進入人們的生活、工作，以及能源製造、交通、醫療、教育、娛樂等領域。而支撐這些技術的核心即為半導體技術，這也使得半導體成為了現代智慧化社會的基石和必需品。

陳平博士指出，在 5G 領域，對晶片的共同需求是高能效比和高整合度，其決定了手機的使用時間、基站的運營成本等等。而這些需求只有先進工藝才能滿足。隨著系統應用的不斷升級，對能效比和整合度不斷提出了更高的要求。只有通過不斷的工藝微縮才能不斷改進晶片的 PPA（Performane Power Area）。

在過去的十幾年裡，光刻技術一度限制了工藝微縮的發展，EUV 技術的突破打破了這一瓶頸，使得工藝微縮得以繼續向前延伸。臺積電從 7nm 開始引入 EUV 技術，目前在 7nm、6nm、5nm 節點上積累了大量量產經驗和記錄，工藝已經非常穩定和成熟。今後隨著 NA EUV 技術的匯入，在 2nm 以下甚至 1nm 的圖形定義問題也將得到解決。

光刻技術以外，陳平博士表示，器件結構和材料特性是工藝微縮的另外兩大挑戰，器件微小化的趨勢決定了這兩大領域必須有革命性的改變。在此基礎上，器件結構將從 FinFET 轉向 nanosheet 或 GAA 結構，器件材料方面近年來也看到了諸多創新和突破。

不過，陳平博士表示，隨著數字化時代資料量的快速增加，SoC 上的微縮已不足以滿足系統發展的需要。3D 系統的引入將使得在 SoC 工藝基礎上大幅擴充套件整合度，實現所謂的 Chiplet，同時，2.5D 和 3D 工藝可以幫助實現異構整合，讓邏輯晶片和儲存晶片得以方便地整合在一起。因此，2.5D 和 3D 系統整合已成為先進工藝的有機組成部分。

展望未來，陳平博士認為在先進工藝的發展有三大趨勢：一是 CMOS 的微縮將持續發展和延伸，二是 3D 系統整合將成為先進工藝的重要組成部分，三是在系統層面上軟硬體的協同優化設計已成為必須。