輸入 能力 http 高阻 增強 電平 erl 設計 三種

使用原因:

數字電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處於穩定狀態，具體視設計要求而定！ 一般說的是I/O端口，有的可以設置，有的不可以設置，有的是內置，有的是需要外接，I/O端口的輸出類似於一個三極管的C，當C接通過一個電阻和電源連接在一起的時候，該電阻成為上拉電阻，也就是說，該端口正常時為高電平；C通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻。 上拉電阻是用來解決總線驅動能力不足時提供電流的問題的。一般說法是上拉增大電流，下拉電阻是用來吸收電流 工作原理:

上拉電阻：將一個不確定信號（高或低電平），通過一個電阻與電源VCC相連，固定在高電平；

下拉電阻：將一個不確定信號（高或低電平），通過一個電阻與地GND相連，固定在低電平。

上下拉電阻作用：

1、提高電壓準位：

a. 當 TTL 電路驅動 COMS 電路時，如果 TTL 電路輸出的高電平低於 COMS 電路的最低高電平（一般為 3.5V）， 這時就需要在 TTL 的輸出端接上拉電阻，以提高輸出高電平的值。

b. OC 門電路必須加上拉電阻，以提高輸出的高電平值。

2、加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。

3、N/A pin 防靜電、防幹擾：在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗， 提供泄荷通路。同時管腳懸空就比較容易接受外界的電磁幹擾。

4、電阻匹配，抑制反射波幹擾：長線傳輸中電阻不匹配容易引起反射波幹擾，加上下拉電阻是電阻匹配，有效的抑制反射波幹擾。

5、預設空間狀態/缺省電位：在一些 CMOS 輸入端接上或下拉電阻是為了預設缺省電位. 當你不用這些引腳的時候, 這些輸入端

下拉接 0 或上拉接 1。在I2C總線等總線上，空閑時的狀態是由上下拉電阻獲得

6. 提高芯片輸入信號的噪聲容限：輸入端如果是高阻狀態，或者高阻抗輸入端處於懸空狀態，此時需要加上拉或下拉，以免收到

隨機電平而影響電路工作。同樣如果輸出端處於被動狀態，需要加上拉或下拉，如輸出端僅僅是一個三極管的集電極。從而提高

芯片輸入信號的噪聲容限增強抗幹擾能力。

上拉電阻與下拉電阻講解