如果說此前封裝技術還被認為是歸於產業鏈後端流程的技術，現在“時代變了”。

臺積電在官網關於 3D 封裝如此介紹，計算工作的負載在過去十年中的發展可能比前四個十年都要大。雲端計算、大資料分析、人工智慧 (AI)、神經網路訓練、人工智慧推理、先進智慧手機上的移動計算甚至自動駕駛汽車，都在推動計算向極限發展。

在這過程中，封裝技術也被推向了創新的前沿，其對產品的效能、功能和成本有著至關重要的影響。也因此，封裝技術不再是後端流程的“專屬”，晶圓代工巨頭也開始紛紛入局。

晶圓代工龍頭臺積電在先進封裝的超前佈局

近日，因為疫情因素，行業熱點大會 Hot Chips 33 在線上展開。臺積電 Pathfinding for System Integration 副總經理餘振華主要分享了臺積電的 chiplet（小晶片）和 3D 封裝技術。

餘振華介紹了臺積電 3D Fabric 技術平臺的細節，該技術平臺包含臺積電前端晶片堆疊 SoIC 技術和後端先進封裝 CoWoS 和 InFO 技術。

其實，早於 2020 年，臺積電就表示已整合旗下 SoIC、InFO 及 CoWoS 等 3D IC 技術平臺，並命名為“3D Fabric”。

根據 PPT 展示，SoIC 技術包括 CoW 和 WoW 兩種鍵合方式。根據互連方式的不同，InFO 可以分為 InFO-R 和 InFO-L 兩種；CoWoS 則分為 CoWoS-S、CoWoS-R 和 CoWoS-L 三種。

餘振華認為，封裝領域正在發生新的變化，主要包括以下兩點：

-小晶片和 3D 先進封裝技術將會開啟一個新時代；

-從 CMOS 轉變到 CSYS（互補系統、SOC 和小晶片整合），可以實現從摩爾到超越摩爾的過渡；

臺積電還對 3D Fabrics 進行了更新。隨著時間發展，臺積電的先進封裝技術也會從 InFO 和 CoWoS 變為 SoIC+InFO、SoIC+CoWoS 的方式。臺積電還介紹了包括擁有針對移動 AP 的 InFO_B (Bottom Only) 技術和針對 HPC 的 chiplet 整合技術 InFO-R/oS 的更新。

面向超高效能的計算系統，臺積電也提供了 InFO_SoIS 和 InFO_SoW 兩種技術。並且，該技術可以確定使用在 tesla 最新的 AI 晶片上。

值得一提的是，InFO_SoW 是業界第一個全晶圓異質整合技術，在頻寬密度和 PDN 阻抗上具有顯著優勢。

接下來是 CoWoS-S 封裝技術。該技術已經量產超過十年，且擁有極高的良率和質量，能夠為先進的 SoC 和 HBM 整合提供友好支援。

臺積電預計將在今年晚些時候釋出第 5 代 CoWoS-S 封裝解決方案，這將使電晶體數量比第 3 代封裝解決方案增加 20 倍。新封裝將增加 3 倍的中介層面積、8 個 HBM2e 堆疊（容量高達 128 GB）、以及提供全新的 TSV 解決方案。

到第 6 代，新封裝將擁有更大的掩模版面積，以整合更多的小晶片和更多的 DRAM 封裝。

接著，餘振華介紹了臺積電 3D 晶片堆疊 ——SoIC。按照規劃，臺積電在 CoW 方面正在開發 N7-on-N7 和 N5-on-N5 等；WoW 方面，臺積電則在開發 Logic-on-DTC（Deep Trench Capacitor）。

此外，臺積電也公佈了其 SoIC 研發進度。當前，CoW 和 WoW 都為 N7/N6 工藝，預計明年將會實現基於 N5 工藝。

會上，還透露了臺積電晶片互連路線圖，預計將於 2035 年前實現 1μm 以內的 SoIC 互連。

在介紹完了封裝技術外，餘振華還介紹了臺積電的全新異構整合技術，包括現金的熱解決方案和矽光整合。

餘振華最後總結了以下三點內容：

1.臺積電 3D FabricTM 技術平臺將繼續擴大封裝規模，減少 3D 堆疊互連密度，從而提升功耗表現。

2.利用 3D Fabric 整合創新的 SiPh 元件 (COUPE) 可進一步增強系統性能；

3.新的微型冷卻系統-ISMC 和 DWC 也可以解決熱能瓶頸，以實現更多的 3D 堆疊。

先進封裝未來可期

近日，中國臺灣工業技術研究院研究總監楊銳預測，臺積電將再主導晶片製造行業五年，此後 3D 封裝將成為主要工藝挑戰。

其實，除了臺積電之外，英特爾和 AMD 均在本次大會上提到了 3D 封裝技術。此外，另一家行業巨頭三星同樣也在加強部署 3D 封裝技術。為何 3D 封裝技術會成為行業巨頭們“不約而同”的選擇？

在過去的十年裡，各種計算工作量發展迅速，但摩爾定律卻面臨著失效的風險。面對更多樣化的計算應用需求，為了將更多的功能“擠”進同一個晶片中，先進封裝技術成為持續優化晶片效能和成本的關鍵創新路徑。

由此，也將帶動先進封裝市場的榮景。根據 Yole Developpement 最新的資料，2020 年至 2026 年，先進封裝市場複合年增長率約為 7.9%。到 2025 年，該市場營收就將突破 420 億美元，這幾乎是傳統封裝市場預期增長率 (2.2%) 的三倍。

其中，3D 封裝在整合度、效能、功耗等方面更具優勢，同時設計自由度更高，開發時間更短，是各封裝技術中最具發展前景的一種。當前，隨著高效能運算、人工智慧等應用興起，加上 TSV 技術愈來愈成熟，可以看到越來越多的 CPU、GPU 和儲存器開始採用 3D 封裝。

根據 Yole、集微諮詢綜合整理，按晶圓數量（摺合 12 英寸）來看，2019 年約 2900 萬片晶圓採用先進封裝，這一數字到 2025 年增長為 4300 萬片，複合年均增長率為 7%。其中倒裝技術佔比最高，晶圓數量達 3072 萬片，3D 封裝增速最快，CAGR 約為 25%。

總結：隨著行業巨頭的湧入和超前佈局，3D 先進封裝的未來已逐漸明朗。“後摩爾時代”，先進封裝技術的未來值得期待。