2. 程式人生 > 其它 >xv6 lec5 Calling conventions and stack frames RISC-V

xv6 lec5 Calling conventions and stack frames RISC-V

阿新 • • 發佈：2022-04-13

5.1 C程式到彙編程式的轉換

  • RICS-V處理器就是可以理解RISC-V指令集的處理器，任何一個處理器都有一個關聯的ISA（Instruction Sets Architecture）

5.2 RISC-V vs x86

  • RISC-V是精簡指令集，而x86是(Reduced Instruction Set Computer),而x86是複雜指令集CISC：區別在於
    • RISC指令數更少
    • RISC指令更簡單，一般不會一條指令做複雜的操作
    • RISC開源
  • 為什麼現在還大部分在使用x86，雖然x86只是效能高，但是複雜並且不安全？其實intel實現了安全相關的enclave，intel還實現了一些特定的高效運算，當讓把軟體全部轉到risc-v需要時間

5.3 gdb和彙編程式碼執行

5.4 RISC-V暫存器

  • 彙編語句是在暫存器上執行，而不是在記憶體上執行，也就是說當我們在做add，sub時，我們是對暫存器操作，也就通過load將資料放到暫存器中
  • 為什麼s1與其他s暫存器是分開的？
  • caller saved暫存器是指呼叫者(caller)需要儲存的暫存器，因為其會被呼叫的函式修改
  • stack pointer與frame pointer會在函式呼叫開始時被修改，呼叫完會被改回來，所以是callee

5.5 Stack

  • 這裡沒有修改sp等操作的prologue與修改回sp等操作的epllogue的函式是leaf function
  • 非leaf 函式就由prologue與epllogue
  • 非leaf 函式的一開始減少16是用來存放ra(ra就是caller function)

5.6 Struct

相關推薦

xv6 lec5 Calling conventions and stack frames RISC-V

5.1 C程式到彙編程式的轉換 RICS-V處理器就是可以理解RISC-V指令集的處理器，任何一個處理器都有一個關聯的ISA（Instruction Sets Architecture）

Digital Desin and Computer Architecture RISC-V Edition

在z-lib.org下了本書正在看。前面一點內容節選： Digital Desin and Computer Architecture RISC-V Edition-- by Sarah L Harris and David Money Harris

xv6 lec3 OS Organization and System Calls

3.1 上一節課回顧 作業系統的基本架構是，os之上時shell，echo，find等使用者態程式；中間是os，為使用者程式提供服務與管理；os之下時硬體，os為上層應用提供unix風格的介面，使得硬體變成了簡單的抽象

Risc-V Xv6 Syscall Procedure

Risc-V Xv6 Syscall Procedure User syscall function loads corresponding syscall number into register a7, then execute ecall.

RISC-V發展現狀

欲觀原文，請君移步 面對xilinx和ARM聯合打造的生態鏈，FPGA底層RTL邏輯開發人員變得可有可無，有的公司軟體工程師都可以直接上手，這讓傳統的FPGA人員面臨著一個尷尬的境地，而RISC-V的到來恰好是FPGA工程師的另外一

華為發起的 openEuler 20.09 創新版新特性一覽：效能提升 20%，支援 RISC-V 新指令集架構、BiSheng JDK...

10月5日訊息openEuler 社群近期表示，繼今年 3 月釋出 20.03 LTS 版本後，openEuler 社群在 9 月 30 日再次釋出 openEuler 20.09 創新版。本次版本釋出是 openEuler 社群中的多個公司、團隊、獨立開發者協同開發的成

用VHDL從零開始寫RISC-V指令集核——一個簡單的開始

0 寫在前面的話 這個是在參考國外一個大神Domipheus搭建16位RISC-V作業系統核的過程的情況下（http://labs.domipheus.com/blog/tpu-series-quick-links/），進行的個人筆記的整理。用來記錄自己從一個VHDL小白，逐漸

RISC-V流水線CPU模擬器（c語言實現）

2020 年秋季學期計算機體系結構 Project 04——RISC-V流水線處理器 ​2020年11月27日

在 QEMU 上執行 RISC-V 32 位版本的 Linux

技術標籤：RISC-VLinux 前言 最近中科院軟體所PLCT實驗室要開始基於 OpenJDK11 進行 RISC-V 32G 的移植工作，需要搭建好 RISC-V 32 位的 Linux 環境，本文就是介紹 RISC-V 32 位 Yocto版本的 Linux 環境的搭建過

直戳 ARM 長處：首個 RISC-V 版安卓 10 系統順暢執行

1 月 23 日訊息 平頭哥晶片開放社群本週四公佈的一段視訊顯示，安卓 10 系統（Android 10）順暢執行在平頭哥玄鐵 910 RISC-V 處理器上。

程式設計從娃娃抓起：國外公司 SiFive 推出 RISC-V 兒童程式設計套件

1月25日訊息專注於 RISC-V 軟硬體開發的公司 SiFive 近日推出了一款 HiFive Inventor 兒童程式設計學習套件。這款裝置以神祕博士為主題，聯合兒童程式設計平臺 Tynker 以及 BBC Learning 開發，包含搭載 RISC-V 晶片

高通前 CEO 再創業：用 RISC-V 把 5G 平臺功耗降低 10 倍

高通前執行長保羅·雅各布斯（Paul Jacobs）和前首席技術官馬特·格羅布（Matt Grob）今天宣佈加入一家5G初創公司EdgeQ的諮詢委員會，此後將同EdgeQ共同合作，在今年推出業界首個基於RISC-V架構、完全開放且可程式設

國產晶片四大件：全球首款 RISC-V DSP 即將量產

2010 年誕生的最“年輕”指令集 RISC-V 已經吸引了眾多巨頭支持者，比如國外的谷歌、高通、西部資料，國內的阿里、華為、紫光展銳。近幾年，開源的 RISC-V 指令集晶片在 IoT 市場已經取得了不錯的成績，給這一市場佔

頂級晶片設計師 Jim Keller 選擇了 RISC-V CPU

去年 6 月，頂級晶片設計師 Jim Keller 因為個人原因從英特爾離職，這位被稱為晶片設計師中的搖滾明星的去向受到關注，本網此前的文章詳細介紹了這位頂級晶片設計師的經歷。今年 1 月，外媒報道稱 Jim Keller 加入初

阿里雲：全面相容 X86、ARM、RISC-V 等多種晶片架構

5 月 28 日訊息在今天舉行的 2021 雲峰會上，阿里雲宣佈：飛天作業系統正在全面相容 X86、ARM、RISC-V 等多種晶片架構，實現“一雲多芯”。

RISC-V 晶片廠商賽昉科技加入華為 openEuler 社群

6 月 1 日訊息近日，領先的 RISC-V 處理器、平臺及解決方案提供商賽昉科技有限公司（StarFive，以下簡稱“賽昉科技”）簽署 CLA（Contributor License Agreement 貢獻者許可協議），正式加入 openEuler 社群。

曝英特爾擬 20 億美元收購 SiFive：後者為基於 RISC-V 指令集架構的晶片設計初創公司

大指令集架構頭部玩家，可能要強強聯手了？ 芯東西 6 月 11 日報道，據知情人士透露，基於 RISC-V 指令集架構的晶片設計初創公司 SiFive 已收到投資者英特爾的收購意向。

20 億美元收購邀約，英特爾為什麼會對 RISC-V 明星公司 SiFive 感興趣

昨日，彭博社報道 SiFive 收到了英特爾 20 億美元收購的邀約。對於這一訊息，英特爾和 SiFive 都拒絕置評。討論收購能否最終達成為時尚早，但通過 SiFive 現任 CEO James Prior 對 RISC-V 進入 AI、資料中心市場的看

49 元，中科藍訊 AB32VG1 RISC-V 開發板釋出，原生搭載 RT-Thread 物聯網作業系統

6 月 19 日訊息近日，國內自主物聯網作業系統（RT-Thread）廠商睿賽德科技聯合 RISC-V 物聯網晶片公司中科藍訊正式釋出基於 AB32VG1 RISC-V 評估板，AB32VG1 評估板原生搭載 RT-Thread 物聯網作業系統，基於 RT-Thr

中科院釋出開源 RISC-V 處理器“香山”：首版計劃 7 月流片

6 月 23 日訊息首屆 RISC-V 中國峰會於本週在上海科技大學舉辦，在本屆大會上，中科院大學教授、中科院計算所研究員包雲崗，釋出了開源高效能 RISC-V 處理器核心 —— 香山。他表示，目前 CPU 領域還沒有一個像 Lin