2022 年 3 月，Chiplet 儼然成為巨頭擁躉的焦點。

3 月 2 日，英特爾、AMD、Arm、臺積電、三星、日月光、高通、微軟、谷歌雲、Meta 十家巨頭聯合，發起一項瞄準 chiplet 的新互連標準 UCIe。

僅隔一週，蘋果又甩出了一個性能爆表的頂級電腦晶片 M1 Ultra，其中將兩枚 M1 Max 晶片“粘連”而成的“膠水”封裝大法，同樣屬於 chiplet 技術範疇。

這兩起事件，直接將 chiplet 的熱度推至高潮。

▲ 蘋果 Chiplet 專利與 M1Ultra 晶片（參考專利 US 20220013504A1）

值得注意的是，擁有頂級晶片設計水平的蘋果，並未出現在 UCIe 標準的首發成員名單中，其 M1 Ultra 晶片的實現方式，也與 UCIe 不同，反倒與我國正在推進的 chiplet 標準在目的和功能上有些類似。

標準的制定對於生態的擴張至為關鍵，但多位業內專家或資深人士告訴芯東西，UCIe 標準對國內產業的價值還很模糊，尤其在全球科技“武器化”和美國政府提防中國科技崛起的地緣衝突背景下，這個新標準預計很難為國內廠商提供助力。

芯東西獲悉，國內 chiplet 標準草案現已制訂完畢，即將進入徵求意見階段，預計第一季度掛網公示和意見徵集，第二季度完成技術驗證計劃制訂，年底前完成技術驗證，並完成標準文字的確定，進行初版標準的釋出工作，首個版本釋出即可用。

那麼，國內外標準存在哪些異同？這些標準的建立會怎樣影響後摩爾時代晶片的發展格局？推進此類標準的建設，還需突破哪些障礙？

圍繞這些問題，近日，芯東西與無錫芯光互連技術研究院院長、無錫芯光積體電路互連技術產業服務中心主任、中國計算機互連技術聯盟祕書長、中科院計算所研究員郝沁汾進行深入交流，解讀 chiplet 標準建設背後的痛點、趨勢與隱憂。芯謀研究分析師張先揚亦為本文貢獻了有價值的行業觀點。

▲ 無錫芯光互連技術研究院院長、無錫芯光積體電路互連技術產業服務中心主任、中國計算機互連技術聯盟祕書長、中科院計算所研究員郝沁汾

01. Chiplet：摩爾定律的“救星”

Chiplet 是一個舶來詞，因其後綴“-let”表示“小”，因此常被譯為芯粒、小晶片。

簡單來說，它能將採用不同製造商、不同製程工藝的各種功能晶片像搭樂高積木般進行組裝，從而實現更高良率、更低成本。

▲ 部分積體電路互連技術種類示意圖

2015 年，Marvell 創始人周秀文在 ISSCC 2015 上提出 MoChi（模組化晶片）架構概念。隨後，AMD 率先將 chiplet 應用於商業產品中。

相比之下，英特爾切入這一技術方向的時間稍晚。2020 年 1 月，英特爾加入由 Linux 基金會主辦的美國 CHIPS 聯盟，並免費提供了 AIB 互連匯流排介面許可，以支援 chiplet 生態系統的建設。

但由於需使用英特爾自家的先進封裝技術 EMIB，AIB 標準未能廣泛普及。今年 3 月，英特爾又牽頭髮起一項 chiplet 新標準，即開篇提到的 UCIe 標準。

UCIe 標準在封裝的方式上更加多樣化，比如支援標準的 MCM 封裝方式，因而更易被採用。

“從行業來說，UCIe 的問世，意味著一個可以推廣普及的、真正的 chiplet 標準到來了。”中國計算機互連技術聯盟祕書長郝沁汾說。

值得注意的是，UCIe 聯盟的初始成員名單囊括了全球最頂級的晶片製造商英特爾、臺積電、三星，最大晶片封測商日月光，以及 AMD、Arm、高通等 x86 和 Arm 生態中實力領先的晶片設計企業。

2021 年 1 月，臺積電總裁魏哲家在財報會議上透露：“對於包括 SoIC、CoWoS 等先進封裝技術，我們觀察到 chiplet 正成為一種行業趨勢。臺積電正與幾位客戶一起，使用 chiplet 架構進行 3D 封裝研發。”

能讓昔日在某些領域互為競爭對手的巨頭們此刻手挽手，足見 chiplet 的發展潛力不容小覷。

為什麼 chiplet 勢頭漸盛？這與摩爾定律的放緩有密切關聯。

按照摩爾定律，單靠晶片製造商工藝技術的迭代，每 18 個月，晶片效能就可以提升一倍。但近些年，由於摩爾定律放緩，3nm、2nm 之後再如何往下走尚未可知，先進製程演進即將停滯。繼續提升電晶體密度即便在技術上可行，也會帶來鉅額成本。

當靠工藝提升效能遭逢瓶頸，單晶片設計的技術路線很難繼續走下去，向基於 chiplet 的晶片設計技術轉型，已經是許多晶片產業鏈頭部玩家的共識。

▲ 隨著先進製程演進，晶片設計成本飆升

相比單晶片設計，基於 chiplet 設計的晶片，可以進一步提升良率，降低成本，同時效能更強。

一顆晶片上有不同功能的模組元件，如果全用最先進的技術節點來製造，成本會非常高。而多顆小晶片封裝在一起，通過讓不同功能的晶片模組分別選用合適的製程工藝，不僅可在技術方面實現各功能的最優化，合理利用先進工藝提升那些能夠獲益的晶片內容，也能進一步節約生產成本，提升所設計晶片的總體價效比。

除此之外，芯片面積越大，良品率越低。比如 150mm² 晶片的良品率有 80%，到 700mm² 已經低至 30%。Chiplet 採用多顆小晶片組合的思路，以更小的裸片提升總體良率，可以帶來更高的矽利用率和產能。

因此，晶片業已經不再只關注單裸片晶片，而是開始將多個裸片組成的單個晶片整合到系統中，並有越來越多的晶片公司投入相關研發。

但隨著基於 chiplet 的晶片品類逐漸多樣，缺乏標準的問題逐漸變得棘手。

02. 不僅要建立標準 還必須建立國內原生標準

傳統晶片設計階段涉及的各種 IP 都有標準，所以廠商無需擔心用起來無所依。

但 chiplet 這個新興技術領域中，可能會涉及到多家同時在做各種功能晶片的各類設計、互連、介面，如果沒有統一的標準，市場和生態是做不大的。

於是英特爾振臂一揮，一呼百應，把晶片圈最有話語權的代工商、封測商、晶片設計龍頭、雲端計算巨頭聚到一起。

▲ UCIe 聯盟首批成員名單

在郝沁汾看來，英特爾牽頭這些標準的核心動力，是維護和豐富其生態系統的完整性。UCIe 標準明確提出支援 CXL 和 PCIe 協議，而這兩個互連協議均由英特爾提出和建立。

例如，PCIe 是 x86 系統主要的 IO 匯流排標準，所有 IO 裝置必須支援 PCIe 才能和 X86 CPU 相連。由於目前很多加速器晶片的計算能力，已經可以和主 CPU 相提並論，因此 CXL 在 IO 模式基礎上，又新增了 CXL.mem 和 CXL.cache 的模式，以適應技術形勢的發展。

值得注意的是，UCIe 聯盟的初始成員名單中，沒有蘋果、英偉達等晶片圈知名“狠角色”，也完全沒有中國大陸廠商的身影。

英偉達可能是因為其業務高毛利，對成本不敏感，暫時對 chiplet 這種設計方式不太感興趣，再加上英偉達有自己的片間互連協議 NVLink，與英特爾對資料中心場景的一些期望不一致，因此支援 UCIe 與否不是必須為之。而蘋果上週最新發布的電腦晶片 M1 Ultra，已是在 chiplet 方向上的一次成功嘗試。

至於面向國內晶片企業，有一個問題值得商榷：UCIe 標準的“開放”，究竟是何種程度的開放？

▲ UCIe 的介紹是一個開放的行業標準互連

“我們認為的開放，應該是從標準的協議到參考實現都是開放的，但是我們看到英特爾所標榜的這些標準，從 PCIe 到 CXL、AIB 和 UCIe，實現參考設計所需要的技術細節，你都在標準協議中找不到的。”

郝沁汾曾向另一家更早開展 chiplet 互連標準制定的美國組織 ODSA 寫郵件詢問，還託以前的同事去交流，結果對方明確告知，該標準中很多涉及實現的技術細節是不能對中國開放的。這與美國政府的“視同出口”規定有關，美國企業假如沒有申請出口許可就將技術輸向海外，哪怕只是在標準會議中的技術探討，都屬於違規。

因此，在中美關係仍較為緊張的情況下，美國技術聯盟如果貿然將大陸廠商拉進去，會承擔法規方面的風險。

“標準有國界”的警鐘三年前就敲響過。2019 年 5 月，美國商務部宣佈將華為列入實體清單，隨後 PCIe 組織 PCI-SIG 曾短暫地停掉華為的會員資格。再結合近期的俄烏戰事，可以看到科技已經“武器化”，假如哪天美國政府再次升級技術出口管制措施，依賴國際標準的國內企業可能要吃些苦頭。

在芯謀研究分析師張先揚看來，UCIe 的出現，代表著全球半導體產業已經進入到成熟的產業階段。但 UCIe 是否具有持續的市場前景，主要看未來 chiplet 與高度整合的單片晶片是否會形成差異化的市場結構，這一點很像大家在討論的 ASIC 和 FPGA 誰是最終歸屬的問題。

此外，UCIe 產業聯盟成員基本可形成一個小的產業生態閉環，這將進一步提高各產業環節的集中度，並鞏固了龍頭優勢，是否會真正利好半導體產業的發展也是存疑的。

“尤其需要注意到英特爾在美國半導體產業中扮演的敏感角色，在此特定背景下，我們不希望看到 UCIe 會成為政治化的工具。”他告訴芯東西。

張先揚認為，國內方面，我們要繼續走好自己的路，在加速國產化替代的同時，做好應對一切衝擊的準備，UCIe 提供了一種可參考的產業平臺機制，我們亦可以通過組建內部產業聯盟的方式來優化產業分工，進一步加快國內產業發展，提高國內半導體產業對於衝擊的耐受力。

這也是郝沁汾決定另起爐灶，在國內構建一套原生 chiplet 標準的初衷。

03. 國內外 chiplet 標準有何異同？

2021 年 5 月，中國計算機互連技術聯盟（CCITA）在工信部立項了 chiplet 標準，即《小晶片介面匯流排技術要求》，由中科院計算所、工信部電子四院和國內多個晶片廠商合作展開標準制定工作。

目前，該標準的第一版草案已經完成，按照流程即將於第一季度在工信部中國電子技術標準化協會網站上掛網徵求意見。值得注意的是，UCIe 第一版在 2022 年 1 月份釋出，也就意味著它與國內 chiplet 標準開始制訂的時間大致相近。

為什麼 UCIe 不能幫助我們國家的晶片企業解決關鍵技術問題？要回答這個問題，需從協議本身來看。

UCIe 支援標準封裝、先進封裝，其中標準封裝屬於入門級，只能用在不追求高效能的晶片中，而它列出的英特爾 EMIB、臺積電 CoWoS、日月光 FoCoS-B 三種先進封裝方式，大陸工廠目前都不支援。

▲ UCIe 支援的封裝方式

在郝沁汾看來，先進製程停滯背景下，chiplet 面臨著很好的機會，但我國面臨的最現實問題，不是先進製程停滯，而是先進製程被禁運了怎麼辦？

戰略風險在於，倘若 UCIe 支援的三種先進封裝技術被禁運，大陸廠商想用 UCIe 協議，只能採用標準封裝的方式。而採用標準封裝方式的 chiplet 間互連頻寬，僅有采用先進封裝頻寬的 1/6，效能大幅縮水。

在標準組成上，UCIe 主要由 D2D 適配層、物理層（含封裝）組成，圖中虛線以上是既有協議，CXL 或 PCIe。我國的《小晶片介面匯流排技術要求》也有類似的組成，由鏈路適配層、物理層及封裝組成。

▲ UCIe 分層協議的組成

兩個標準的關鍵區別之一在於，UCIe 在 D2D 組成的晶片中，加入了一種叫 retimer 的功能晶片定義，它負責把訊號由並行轉成序列，然後以更高速度傳送到較遠的地方。郝沁汾談道，這個目的主要是為了實現英特爾自身在資料中心中 CPU 和記憶體解耦、資源池化方案。

國內《小晶片介面匯流排技術要求》則不包括這部分內容，而是一個純粹的 D2D 互連標準。

郝沁汾認為，我國的標準更加符合國情。比如在物理層，國內 chiplet 標準同時支援單端訊號和差分訊號，單端的訊號是一根線，差分訊號是一對線，可以把訊號傳的更遠一點。

通過 chiplet 將兩個晶片互連，只要支援差分訊號，就能使國內某些加速器晶片廠商實現將相同的晶片通過差分訊號介面相連，以拓展總體效能的目的。這種先用成熟工藝做出小晶片、再用先進封裝技術把它們拼在一起的方式更加廉價經濟，可替代採用 7nm、5nm 先進製程工藝生產晶片的昂貴方案。

上週蘋果最新推出的最強電腦晶片 M1 Ultra，其實現方式與國內的 chiplet 標準更為類似。

而 UCIe 只支援通過單端訊號實現 D2D 互連，與國內廠商的現階段訴求不一致，實用性欠佳。

郝沁汾告訴芯東西，國內 chiplet 標準既支援像臺積電 CoWoS 等先進封裝方式，也支援國內先進封裝方法的最新積累，這樣國內企業萬一被施加技術限制，至少還有個備用方案，而不至於措手不及。

04. chiplet 是我國必須抓住的技術機會

“我們認為，積體電路互連技術現階段對我們國家的價值，主要是解決我們完全無法使用先進製程的問題，如採用 28nm 的晶片，通過 chiplet 的方式，使其效能和功能接近 16 甚至 7nm 工藝的晶片效能。”

據郝沁汾分享，以先進製程節點演變為特點的傳統積體電路工業，是物理化學學科的高度發展結晶，產業鏈條又大部分分佈在美國、歐洲、日本，很難一下子在幾年內就縮短距離。

倘若先進製程技術的供應受阻，國內廠商可以藉助積體電路互連技術，繞道達成效能目標 —— 通過積體電路互連技術把採用成熟工藝製程的晶片連線在一起，在先進封裝技術的支援下，實現或接近實現一個需要採用先進製程做出的晶片效能，就有可能走出一條繞過技術封鎖的新路徑。

他談道，雖說晶片功耗可能會相對較高，但畢竟“天下沒有免費的午餐”，這種技術手段至少使我們能越過先進製程被禁的問題，因此，chiplet 是我國面臨的一個絕佳技術機會，一定要抓住。

“在現有的形勢下，我們必須打造我國原生的技術標準，在特殊情況發生的時候以備不測。同時我們也要保持開放的心態。”郝沁汾說，“對一切能夠幫助我們提升標準的技術含量和質量的組織和個人，我們都持歡迎的態度。”

他提到中國從來沒有排斥過西方標準，然而從事實來看，UCIe 對大陸廠商不能算作“友好”，由美國企業主導的“開放生態聯盟“可以實現西方意識形態範圍之內的開放，但是對中國而言，盲目相信美國企業的開放，是非常危險的一件事情。

需明確的是，chiplet 不是一種誰都能做的晶片，也不是所有型別的晶片都能從這一技術方向受益。

張先揚告訴芯東西，chiplet 目前主要針對一些超貴的晶片，其主要優勢是產品開發週期短、成本相對低，但要投入這一技術，存在前期開發投入大、成本優化有限等問題。從產業角度來看，目前只有具有強大設計能力的公司可以做 chiplet。

加入國內 chiplet 標準聯盟也並非零門檻。“我們的要求是，或者是 chiplet 的技術元件供應者，或者是使用者，除此之外，並沒有其他的門檻，我們希望大家能多貢獻。”郝沁汾說。

他談道，目前，制訂標準的難度主要在於，一方面需要十分有經驗的技術專家，但國內相應的人才仍很欠缺；另一方面，由於歷史原因，在國內，制訂 chiplet 標準所需的 IP 成員依然十分匱乏，比如能夠做物理層技術的公司只有幾家，遠遠不夠。

同時，郝沁汾告訴我們，國內標準工作組計劃在今年年中啟動圍繞標準的技術驗證工作，組織參與企業共同完成技術驗證，做一個能真正落地的標準，其中部分經費由無錫芯光互連技術研究院提供。

即將進入徵求意見階段的標準草案，預計將於今年第二季度完成技術驗證的計劃制訂，年底前完成技術驗證，並完成標準文字的確定，進行標準第一個版本的釋出工作，首個版本釋出即可用。

郝沁汾還透露，下一步，他們將圍繞技術標準，開發相應的參考設計，並孵化相應的企業，以推動我國積體電路行業圍繞積體電路互連技術形成更加廣泛的社會分工。

05. 結語：路漫漫其修遠兮

國內《小晶片介面匯流排技術要求》標準制定工作的開展，是我國在探索新一代晶片技術發展道路上的重要嘗試，尤其在地緣紛爭頻發的國際背景下，這一嘗試頗具戰略意義。

談及更長遠的目標，郝沁汾希望能在 3-5 年之內，首先使中國計算機互連技術聯盟內部的晶片設計成員能夠使用這個標準。

“但是做到像 PCIe、CXL 這樣的普及程度，還需要更長時間，也需要國內企業的支援。”他提到一個客觀難點，儘管很多國內企業已經意識到 chiplet 標準很重要，但對於一些仍處在求生存階段的晶片廠商來而言，這個標準並不能幫它們解決眼前的生存問題。

“從土壤看，國內比以前強了很多，比理想的目標還有距離。但是我覺得，不放棄，一直做下去，還是會有一些成效的。”郝沁汾說。